글로벌 파운드리(반도체 칩 위탁생산) 1위인 대만의 TSMC가 2㎚(나노미터·1㎚는 10억분의 1m) 기술에 집중 투자하면서 반도체 시장 지배력 확보를 위한 움직임에 속도를 내고 있다. 삼성 반도체 역시 세계 최초 3나노 양산을 발판으로 마련한 글로벌 기술 프리미엄을 유지하기 위해 최신 반도체 공정을 진화시키며 맞서는 모습이다.

18일 외신과 업계에 따르면 대만 TSMC는 인공지능(AI)을 적용해 에너지 효율을 개선한 2나노 반도체 생산을 준비 중이다. 올해 안에 소량 시범 생산을 시작하고, 2025년부터 양산하는 것이 목표다. 2나노 제품 생산은 TSMC의 대만 북부 신주과학단지 바오산 지역에 건설하는 ‘20팹’에서 시작해 대만 중부 타이중 중부과학단지까지 확대될 것으로 전망된다.

앞서 대만 TSMC는 엔비디아·시놉시스·ASML과 협력해 최첨단 파운드리 공정인 2나노 이하 기술 개발에 속도를 내고 있다고 밝힌 바 있다. 이들 기업은 리소그래피(실리콘 웨이퍼에 회로 패턴을 새기는 공정) 분야에서 협력을 강화하기로 했다.

미국의 시놉시스는 전자설계자동화(EDA) 업체로 소프트웨어 프로그램을 지원하며, 네덜란드 ASML은 3000억~5000억원을 호가하는 극자외선(EUV) 노광장비를 제조해 공급하는 역할을 맡는다.

특히 최근 AI반도체 호황에 따라 시총 1조달러(약 1300조원) 시대를 연 엔비디아(GPU 칩 설계 업체)의 기술이 주목된다. 엔비디아의 가속 컴퓨팅 기술이 TSMC의 2나노 기술 개발에 꼭 필요하다는 평가다. 엔비디아는 쿨리소(cuLitho)라는 라이브러리 기술을 통해 기존 리소그래피보다 최대 40배 가량 성능을 높여 관련 작업을 할 수 있도록 하며 TSMC를 지원한다.

첨단 칩을 개발할수록 리소그래피 과정에서 더 작은 트랜지스터와 와이어 연결이 진행되면서 회로를 찍어내는 데 사용되는 구조적 틀이 훨씬 더 복잡해지는 것으로 알려졌다. 이를 처리하기 위해서는 기하급수적 연산이 필요한데, 이때 엔비디아의 제품이 연산 속도를 크게 향상시킬 것이란 설명이다.

반면 삼성은 지난해 세계 최초로 ‘3나노 시대’를 처음 열며 초미세 공정 프리미엄을 확보했다. 2나노 기술에서도 이같은 프리미엄을 유지할 것이란 설명이다. 삼성은 TSMC가 2나노에 처음 도입할 게이트올어라운드(GAA) 기술을 선제적으로 3나노에 적응하며 유리한 고지를 확보하고 있다. TSMC는 3나노 양산에 GAA를 사용하지 않았으나, 2나노 공정을 구현하기 위해 해당 기술을 사용할 것이라고 밝혔다.

GAA는 반도체를 구성하는 트랜지스터에서 전류가 흐르는 채널 4개면을 게이트가 둘러 싸는 것이다. 기존 트랜지스터 기술인 ‘핀펫’은 채널의 3개면을 감싸는 구조였다. 반면 GAA는 게이트의 면적이 넓어지고 공정 미세화에 따른 트랜지스터 성능 저하를 극복하면서 데이터 처리 속도와 전력 효율을 대폭 높인다. 최근 3나노 2세대 제품의 향상된 성능을 공개하며, 앞선 GAA 기술력을 대외에 알리기도 했다.

경계현 반도체(DS)부문장 사장은 지난달 초 대전 카이스트에서 개최된 강연에서 “종합적 완성도는 현재 3나노에서는 삼성전자가 TSMC보다 1년, 4나노에서는 2년 정도 뒤처져있다”고 진단했다. 그러면서 “TSMC가 2나노 GAA 공정을 시작할 때부터 같이 가는 게 목표”라고 밝혔다. 삼성전자가 GAA 기술을 먼저 시작한 만큼 TSMC가 GAA기술 적용을 시작할 2나노부터 바짝 추격해 기술 우위를 선점하겠다는 복안이다.